Examen Electrónica Digital

U NIVERSIDAD D E E XTREMADURA
E SCUELA D E I NGENIERÍAS I NDUSTRIALES
D EPARTAMENTO D E E LECTRÓNICA E I NGENIERÍA E LECTROMECÁNICA
2º C URSO (P LANES 93 Y 98)
E LECTRÓNICA D IGITAL
I NGENIERÍA T ÉCNICA I NDUSTRIAL
E SPECIALIDAD E LECTRÓNICA I NDUSTRIAL
S OLUCIÓN DEL E XAMEN DEL 9 DE FEBRERO DE 2000
T IEMPO : 3 H
(http://teleline.terra.es/personal/rpbjrp/e0002br.pdf)
PROBLEMAS (2h 15m)
1. Se pretende diseñar un circuito que calcule el complemento a 2 de un número binario de 4 bits y el
número de ceros del resultado.
1.1. Realizar el diseño con circuitos 74153 (multiplexor dual con 2 entradas de selección), cuyas
características se muestran a continuación, y el menor número de puertas adicionales necesarias.
Solamente se podrán emplear inversores y puertas O. (1,75 puntos, 20 minutos).
SÍMBOLO
G1
G2
I1C0
I1C1
I1C2
I1C3
I2C0
I2C1
I2C2
I2C3
A
B
TABLA FUNCIONAL
Entradas
Salida
Habilitación Selección
Datos
B
A InC0 InC1 InC2 InC3 Yn
Gn
L
L
L
L
X
X
X
L
L
L
L
H
X
X
X
H
L
L
H
X
L
X
X
L
L
L
H
X
H
X
X
H
L
H
L
X
X
L
X
L
L
H
L
X
X
H
X
H
L
H
H
X
X
X
L
L
L
H
H
X
X
X
H
H
H
X
X
X
X
X
X
L
H = nivel alto, L = nivel bajo, X = irrelevante.
n = 1 ó 2 (Las entradas de selección son comunes a ambos multiplexores)
Y1
Y2
74153
Representamos la tabla de verdad del complemento a 2 de un número de 4 bits.
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Número
C
B
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
Complemento a 2
Y
Z
W
0
0
0
1
1
1
1
1
0
1
0
1
1
0
0
0
1
1
0
1
0
0
0
1
0
0
0
1
1
1
1
1
0
1
0
1
1
0
0
0
1
1
0
1
0
0
0
1
Dos o más ceros*
F
1
0
0
0
1
0
1
1
1
0
1
1
1
1
1
1
* Ver apartado 1.2 del problema
Por simple inspección se obtiene W = A.
Para las restantes salidas (X, Y, Z):
BA
DC
00
01
11
10
00 01 11 10
0 1 1 1
1 1 1 1
0 0 0 0
1 0 0 0
X
BA
DC
00
01
11
10
00 01 11 10
0 1 1 1
1 0 0 0
1 0 0 0
0 1 1 1
Y
BA
DC
00
01
11
10
00 01 11 10
0 1 0 1
0 1 0 1
0 1 0 1
0 1 0 1
Z
Página 1 de 6
ELECTRÓNICA DIGITAL
EXAMEN DEL 9 DE FEBRERO DE 2000
Conectando D y C a las entradas de selección B y A respectivamente del multiplexor se tiene que:
BA
DC 00
00
01
11
10
01 11 10
InC0
InC1
InC3
InC2
Yn
Y por tanto:
Para X: I1C0 = A+B, I1C1 = 1, I1C3 = 0, I1C2 = A+B
Para Y: I2C0 = I2C2 = A+B, I2C1 = I2C3 = A+B
Para el bit Z es mejor conectar los bits A y B a las entradas homónimas del multiplexor, así:
BA
DC 00
01 11 10
InC2
InC3
InC1
InC0
00
01
11
10
Yn
Y por tanto:
Para Z: I1C0 = I1C3 = 0, I1C1 = I1C2 = 1
Con lo que el circuito resultante será:
74153
G1
G2
I1C0
I1C1
I1C2
I1C3
I2C0
I2C1
I2C2
I2C3
A
B
A
B
C
D
74153
Y1
Y2
G1
G2
I1C0
I1C1
I1C2
I1C3
I2C0
I2C1
I2C2
I2C3
A
B
X
Y
A
B
Y1
Y2
Z
A
W
1.2. Mediante un descodificador BCD-decimal (7442), cuyas características se muestran a
continuación, y puertas Y (AND) realizar un circuito cuya salida indique (a nivel alto) si el
complemento a dos del número tiene dos o más ceros. (0,75 p, 10 m).
SÍMBOLO
A
B
C
D
TABLA FUNCIONAL
Y0
Y1
Y2
Y3
7442
Y4
Y5
Y6
Y7
Y8
Y9
D
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
Entradas
C B
L L
L L
L H
L H
H L
H L
H H
H H
L L
L L
L H
L H
H L
H L
H H
H H
Salidas
A
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
Y0
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
Y1
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
Y2
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
Y3
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
Y4
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
Y5
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
Y6
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
Y7
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
Y8
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
Y9
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H = nivel alto, L = nivel bajo, X = irrelevante.
Página 2 de 6
ELECTRÓNICA DIGITAL
EXAMEN DEL 9 DE FEBRERO DE 2000
Conectando los bits A, B, C y D del número a las entradas del mismo nombre del descodificador
7442, y observando en la tabla de verdad del apartado anterior la función F, vemos que es cero
cuando se activa (a nivel bajo) alguna de las salidas Y1, Y2, Y3, Y5 o Y9 del descodificador, y es
uno en los restantes casos, es decir:
Y1
Y2
Y3
Y5
Y9
F
2. Se desea diseñar un sistema secuencial asíncrono de realimentación directa que sirva para determinar
el sentido de giro de un motor. Para ello se dispone de dos señales de entrada (P1 y P2) que indican la
posición del motor (0º, 90º, 180º y 270º). La salida, H, debe indicar el sentido de giro horario (H = 1,
secuencia 0º → 270º → ... ) o antihorario (H = 0, secuencia 0º → 90º → ...). Suponer inicialmente el
motor en posición 0º y H = 1.
2.1. Codificar las entradas P1 y P2 en función de la posición y representar el diagrama de secuencia
(1 p, 15 m).
Puesto que se pide realizar un sistema asíncrono de realimentación directa, se deben evitar las
transiciones no adyacentes, tanto en las variables internas como en las entradas, por lo que codificaremos las posiciones del motor empleando un código Gray como se indica en la figura.
➄
④
P1 = 0
P2 = 1
90º
H=0
⑥③
P1 = 1
180º
P2 = 1
0º
P1 = 0
P2 = 0
① ➇
H=1
270º
P1 = 1
P2 = 0
②
➆
A partir de la figura anterior resulta muy sencillo obtener el diagrama de secuencia:
P1
P2
H
① ② ③ ④ ① ➄ ⑥ ➆ ➇ ➄ ① ② ➇ ② ➂ ➆ ➂ ④ ⑥ ④
Página 3 de 6
ELECTRÓNICA DIGITAL
EXAMEN DEL 9 DE FEBRERO DE 2000
2.2. Obtener la tabla de fases y la tabla de flujo (1 p, 15 m).
Tabla de fases
00
①
P1 P2
01 11
5
-
T. de fases simplificada
10
2
H
1
P1 P2
00
01
11
① /1 ➄ /0 6 /x
Fusión
de líneas
8
-
3
②
1
➇ /0
5 /x
3 /x
-
4
③
7
1
8 /x
4 /x
1
6
-
1
1 /x
④ /1
1
④
➄
③ /1
⑥ /0
6
-
0
-
4
⑥
7
0
8
-
3
➆
0
➇
5
-
2
0
10
2 /x
② /1
➆ /0
7 /x
Tabla de flujo
A /1
P1 P2
01
11
A /0 D/x
10
B/x
B (01)
B /0
A/x
C/x
B /1
C (11)
B/x
D/x
C /1 C /0
D (10)
A/x
D /1 D /0
Estado
(y código)
00
A (00)
C/x
2.3. Obtener las matrices de excitación y salida (0,5 p, 10 m).
Como tenemos cuatro estados necesitaremos dos variables de estado, y1 e y2. Asignando a los
estados de la tabla de flujo la codificación indicada (A = 00, B = 01, C = 11 y D = 10), todas las
transiciones son adyacentes, y obtendremos las matrices de excitación y salida a continuación:
Matrices de excitación
P1P2
y1y2 00
00
01
11
10
0
0
0
0
01 11 10
0 1 0
0 1 0
1 1 1
1 1 1
y1
Matriz de salida
P1P2
y1y2 00
00
01
11
10
0
1
1
0
01 11 10
0 0 1
0 1 1
0 1 1
0 0 1
P1P2
y1y2 00
00
01
11
10
y2
1
0
x
x
01 11 10
0 x x
x x 1
x 1 0
1 0 x
H
2.4. Obtener las ecuaciones lógicas y representar el esquema del circuito (1 p, 20 m).
y1 = P1·P2 + P2·y1 + P1·y1 = P1·P2 + (P2+P1)·y1
y2 = P1·P2 + P2·y2 + P1·y2 = P1·P2 + (P2+P1)·y2
L = P2·y2 + P1·y1 + P2·y2 + P1·y1 = P1 ⊕ P2 ⊕ y1 ⊕ y2
Y1
P1
H
P2
Y2
Página 4 de 6
ELECTRÓNICA DIGITAL
EXAMEN DEL 9 DE FEBRERO DE 2000
3. Se dispone de una señal X de periodo T y duración de pulso (positivo) igual a T/4, y se desea generar
otra, Y, cuyo periodo y duración de pulso sean controlables mediante dos señales, A y B, según la tabla
a continuación. Solo se deben tener en cuenta A y B cuando la señal generada Y = 0.
Ejemplo de funcionamiento
T
.
T /4
A
0
0
1
1
B
0
1
0
1
Pulso Periodo
No se genera
1T
2T
2T
3T
3T
4T
X
A B 00
01
XX
10
11
XX
XX
00
Y
3.1. Representar el diagrama de estados y determinar el número mínimo de biestables JK necesarios
(1,5 p, 20 m).
Diagrama de estados
E2/
Y=1
AB=xx
AB=01
AB=10
E1/
Y=0
AB=00
AB=xx
AB=11
E3/
Y=1
AB=xx
E4/
Y=1
Como el sistema tiene 4 estados se necesitan 2 biestables JK (Q1 y Q0)
3.2. Determinar la lógica necesaria para generar la señal de salida Y y determinar la codificación de
estados para evitar transiciones espurias (glitches) en Y (1 p, 10 m).
La señal Y es igual a 0 únicamente en el estado E1, por tanto, haciendo Q1 = Q0 = 0 para el
estado E1, la señal de salida será Y = Q1 + Q0. (Puerta OR).
Para evitar espurios en Y, debe evitarse que las entradas de la puerta OR (Q1, Q0) cambien simultáneamente de 0, 1 a 1, 0 o viceversa. Teniendo en cuenta esta condición, se deduce observando el
diagrama de estados, que E4, E3 y E2 deben codificarse siguiendo una secuencia Gray por ejemplo E4 → Q1 = 1, Q0 = 0; E3 → Q1 = 1, Q0 = 1; E2 → Q1 = 0, Q0 = 1;
3.3. Obtener las ecuaciones lógicas de las entradas J y K para cada uno de los biestables (1,5 p, 15 m).
La tabla de verdad del sistema es:
Entradas
A
0
0
1
1
x
x
x
B
0
1
0
1
x
x
x
Estado actual
E1
E1
E1
E1
E2
E3
E4
Q1(t)
0
0
1
1
0
1
1
Q0(t)
0
0
0
1
1
1
0
Estado Siguiente
E1
E2
E3
E4
E1
E2
E3
Q1(t+1)
0
0
1
1
0
0
1
Q0(t+1)
1
1
1
0
0
1
1
Página 5 de 6
ELECTRÓNICA DIGITAL
EXAMEN DEL 9 DE FEBRERO DE 2000
AB
Q1Q0
00
01
11
10
AB
Q1 Q0
00 01 11 10
0 1 0 1
0 0 0 0
1 1 1 1
1 1 1 1
00
01
11
10
Q0(t+1)
00 01 11 10
0 0 1 1
0 0 0 0
0 0 0 0
1 1 1 1
Q1(t+1)
Q0(t+1) = Q0·A·B + Q0·A·B + Q1·Q0 + Q1·Q0 =
= Q0·(A ⊕ Β + Q1) + Q0·Q1
Q1(t+1) = Q1·Q0·A + Q1·Q0
Teniendo en cuenta que la ecuación característica del biestable JK es Q(t+1) = J·Q(t) + K·Q(t),
obtenemos:
J0 = (A ⊕ Β + Q1)
K0 = Q1 → K0 = Q 1
J1 = Q0·A
K1 = Q0 → K1 = Q 0
TEORÍA (45m)
1. Representación de los números en coma flotante. Expresar los números 0,21 y -1,46 en coma flotante
(normalizada) con 7 bits de exponente, 8 de mantisa y bit de signo. Realizar la suma de dichos números
en coma flotante. (2,5 p, 15 m).
0,21
= 0,0011010111
= 0,11010111 x 2-0000010 (normalizado)
{
{
Mantisa en complemento a 2 Bit “de signo” del exponente (0 para números negativos)
Bit de signo: 0
Exponente: 0111110
Mantisa: 11010111
{
= (0),11010111 x 2 0111110
{
Exponente en complemento a 2
Bit de signo de la mantisa
(0 para números positivos)
-1,46
= -1,0111010
= -0,10111010 x 20000001
Mantisa
(normalizado)
{
{
Bit “de signo” del exponente (1 para números positivos)
Bit de signo: 1
Exponente: 1000001
Mantisa: 01000110
{
{
= (1),01000110 x 2 1000001
Exponente
Bit de signo de la mantisa
(1 para números negativos)
Para sumar los números en coma flotante se comparan los exponentes. El menor (0111110) se incrementa en tantas unidades (3) como se diferencia del mayor (1000001), que será igual al exponente del
resultado, y su mantisa (11010111) se desplaza hacia la derecha el mismo número de posiciones (3 →
00011010). Las mantisas (con el bit de signo) se suman. Es decir:
0,21
-1,46
=
=
Bit de signo
0
1
1
Exponente
1000001
1000001
1000001
Mantisa
00011010
01000110
01100000
El resultado (1),01100000 x 21000001 = - 0,10100000 x 21 = - 1,0100000 = -(1 + 2-2) = -1,25
2. Suficiencia de las operaciones NO-O (NOR) y NO-Y (NAND) (2,5 p, 10 m).
3. Códigos BCD (2,5 p, 10 m).
4. Explique brevemente los siguientes conceptos referentes a las memorias dinámicas: refresco, acceso en
modo página, modos de refresco, factor de calidad (2,5 p, 10 m).
Para las respuestas a las otras preguntas de teoría ver los apuntes.
Página 6 de 6