CÁTEDRA TECATEL-UPV Oferta de PFCs curso 2006 -2007. Cátedra Tecatel-UP: Oferta de PFCs 2006-2007 Contexto En el marco de la Cátedra Tecatel-UPV, Tecatel presenta la siguiente oferta de PFCs. Podrán presentar candidaturas todos los alumnos de la UPV-EPSG que se encuentren en situación de realizar el PFC en cada una de las titulaciones que se citen en cada proyecto. Los CVs deben presentarse vía e-mail dirigido al profesor responsable de cada poryecto en la EPSG. Los candidatos seleccionados serán convocados a una entrevista personal. Lugar de realización: Los PFCs se realizarán en general de modo autónomo por parte del alumno con visitas periódicas a la empresa y a la UPV para departir con sus tutores sobre el avance del mismo. A) ÁREA DE INGENIERÍA HARDWARE Responsable en empresa: Constantino Barber Responsable en empresa: Francisco José Toledo Alarcón ([email protected]) 1.- TITULO: Desarrollo del hardware un analizador de Bus I2C para entornos de desarrollo de Set-Top Boxes (STBs) Descripción Consiste en diseñar e implementar, según las especificaciones de diseño proporcionadas por la empresa Tecatel, el interfaz físico (hardware) y el firmware de un analizador de bus I2C basado en un microcontrolador PIC. Los datos capturados se enviarán a un PC a través de un puerto serie, paralelo o USB. I²C (Inter-Integrated Circuit) es un bus de comunicaciones serie diseñado por Philips. La velocidad es de 100 Kbits por segundo en el modo estándar. Es un bus muy usado en la industria, principalmente para comunicar microcontroladores y sus periféricos en sistemas embebidos. Prerrequisitos / Perfil del Candidato. Sólidos conocimientos de electrónica digital, conocimientos de diseño de circuitos impresos con OrCAD, desarrollo de aplicaciones con microcontroladores PIC Duración estimada 2 meses (156 h según normativa TFC) CTRA. NATZARET - OLIVA, S/N. - 46730 GRAU DE GANDIA (VALÈNCIA) TEL.: (96) 2849300 FAX: (96) 2849366 E-Mail: [email protected] CÁTEDRA TECATEL-UPV Oferta de PFCs curso 2006 -2007. 2.- TITULO: Desarrollo de un controlador de dispositivo en Windows XP de un analizador de Bus I2C para entornos de desarrollo de Set-Top Boxes (STBs) Descripción Consiste en diseñar e implementar un controlador de dispositivo y una API para un analizador de bus I2C conectado a un PC a través de una interfaz estándar (puerto paralelo, serie o USB, por determinar). I²C (Inter-Integrated Circuit) es un bus de comunicaciones serie diseñado por Philips. La velocidad es de 100 Kbits por segundo en el modo estándar. Es un bus muy usado en la industria, principalmente para comunicar microcontroladores y sus periféricos en sistemas embebidos. Prerrequisitos / Perfil del Candidato. Sólidos conocimientos de programación en lenguaje C/C++ Duración estimada 2 meses (156 h según normativa TFC) 3.- TITULO: Desarrollo de una aplicación informática de control de un analizador de Bus I2C para entornos de desarrollo de Set-Top Boxes (STBs) Descripción Consiste en diseñar e implementar en Visual C++ una aplicación gráfica de control de un analizador de bus I2C. El punto de partida del proyecto será un API y un controlador de dispositivo. La aplicación se desarrollará a medida para el test de STBs de la empresa Tecatel. I²C (Inter-Integrated Circuit) es un bus de comunicaciones serie diseñado por Philips. La velocidad es de 100 Kbits por segundo en el modo estándar. Es un bus muy usado en la industria, principalmente para comunicar microcontroladores y sus periféricos en sistemas embebidos. Prerrequisitos / Perfil del Candidato. Sólidos conocimientos de programación en lenguaje C++ y entorno de desarrollo Microsoft Visual C++ Duración estimada 2 meses (156 h según normativa TFC) CTRA. NATZARET - OLIVA, S/N. - 46730 GRAU DE GANDIA (VALÈNCIA) TEL.: (96) 2849300 FAX: (96) 2849366 E-Mail: [email protected] CÁTEDRA TECATEL-UPV Oferta de PFCs curso 2006 -2007. B) ÁREA DE INGENIERÍA SOFTWARE Responsable en empresa: Alfonso Grau Responsable en empresa: Jordi Bataller Mascarell ([email protected]) 4.- Ampliación del subsistema SmartMPEG de Fujitsu. gráfico del microprocesador Objetivo: Incorporación de nuevos componentes al mismo y optimización de los existentes. Plataforma de desarrollo: SmartMPEG Prerrequisitos / Perfil del Candidato Programación C/C++ 5.- Desarrollo de herramientas de generación de menús para el microprocesador SmartMPEG de Fujitsu. Objetivo: Implementar un traductor, el cual a partir de un diseño de ventana con componentes generará los ficheros necesarios para poder ser usados en otra aplicación basada en el SmartMPEG. Plataforma de desarrollo: Windows Prerrequisitos / Perfil del Candidato Programación C/C++ C) ÁREA DE MARKETING&PRODUCT MANAGEMENT Responsable en empresa: Miguel Ortega Responsable en empresa: Fernando Boronat Seguí ([email protected]) 6.- Sistema de gestión integral del ciclo de vida del producto - Base o o o o o o o de datos de toda la información asociada a un producto: Información de ERP interno (DS) Datasheets (internos esp / ingles, constructivos, de fabricante) Fotografías del producto (para web, para word, otros) Certificados CE Documentación administrativa Código EAN exportable Manual de usuario (esp / ingles) CTRA. NATZARET - OLIVA, S/N. - 46730 GRAU DE GANDIA (VALÈNCIA) TEL.: (96) 2849300 FAX: (96) 2849366 E-Mail: [email protected] CÁTEDRA TECATEL-UPV Oferta de PFCs curso 2006 -2007. - Gestión de la base de datos o Interfaz de intranet o Alimentación de la base de datos o Acceso a la base de datos o Permisos de acceso por perfil de usuario Prerrequisitos BBDD relacionales (Access/SQL(MySQL). Programación internet PHP/MySQL. D) ÁREA DE SISTEMAS Responsable en empresa: Andrés Martí Responsable en empresa: Jesús Tomás Gironés ([email protected]) 7.- Desarrollo del sistema de gestión de reparaciones y after-sales. Objetivos Análisis funcional de la gestión de las reparaciones de los productos y desarrollo de la aplicación en entorno web Requisitos: Conocimientos de php, html y mysql. CTRA. NATZARET - OLIVA, S/N. - 46730 GRAU DE GANDIA (VALÈNCIA) TEL.: (96) 2849300 FAX: (96) 2849366 E-Mail: [email protected]